⑩日本国特許庁(JP)

10 特許出願公開

四公開特許公報(A)

昭62-120553

@Int_Cl.4

識別記号

厅内整理番号

@公開 昭和62年(1987)6月1日

G 06 F 12/08

310

U-8219-5B Z-8219-5B

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 命令キャッシュメモリ方式

②特 願 昭60-262013

❷出 顋 昭60(1985)11月20日

東京都港区芝5丁目33番1号 日本電気株式会社内東京都港区芝5丁目33番1号

20代理人 弁理士草野 卓

明 概 1

1. 発明の名称

命令キャッシュメモリ方式

2. 特許請求の範囲

メインメモリ素子としてペラレル入出力データポートとシリアル出力データポートとを有するデュアルポートメモリの複数個を用いて構成され、 そのメインメモリのシリアル出力データポート は高速キャッシュメモリの入力側に接続され、

上記メインプロセッサとメインメモリとの間に、 複数の一連の命令により構成される命令アロック の転送を制御するための命令プロック下ドレス線・ プロック転送指示線及びデータ転送用のシフトク ロック線より構成される専用の信号線を有すると とを特徴とする命令キャッシュメモリ方式。

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は情報処理装置に用いられ、常時はキャッシュメモリの命令を利用し、キャッシュメモ りに15.50の場合はメイジメモリのデータ中の命令 域のプロックをキャッシュメモリに転送して利見 するようにした命令キャッシュメモリ方式に関こ る。

〔従来の技術〕

とのような点から、比較的小型の情報処理装

特開昭62-120553 (2)

では命令キャッシュのみに限定し、前述の制御の 複雑さを排除し、経済的で命令実行性能(ペフォ ーマンス)の向上を図ったキャッシュメモリを無 成才る場合がある。

この発明はこの命令 キャッシュに関するもので ... **あり、第4図に従来方式の一例を示す。 アドレス** パスAB、データパスDB、制御パス CONT よりな るシステムパス上にメインメモリ(MM)が接続 されており、メインプロセッサ (CPU) はローカ ルプドレスパス(LAB)、ローカルデータパス (LDB) を通じ、更忙 パスドライ パを介してシス テムパスに接続される。 今、メインプロセッサ CPU が命令フェッチサイクル(MIC)を実行すると、 CPU より MIC 信号がアドレス比較器 (ADC) に出 力され、アドレス比較器 ADC はキャッシュメモリ の各プロックアドレスを保持しているアドレスタ グレジスタ(ADTAG)とローガルアドレスペス LAB とのアドレス情報を高速に比較し、該当する 命令がキャッシュメモリ上に存在するか否かテニッ クする。アトレス比較が一致すればアトレスタグ

信号(CAC)を出力する。アドレス比較 ADC はヒット状態となるとシステムパスアクセスを禁止し、キャッショメモリより読み出した命令をメインプロセッサ CPU に与える。
他方ローカルアドレスパス LAB の情報とプドレスタグレジスタ ADTAG の情報とが不一致の 合(ノン・ヒット)は、アロック転送割割回路(BTRC)に命令プロック転送要求(BTR)を発行する。プロック転送割割回路 BTRC はシステムパス割割回路(BUSC)にシステムパス獲得要求(SBRQ)を出力

レジスタ ADTAD はヒット信号(HIT)をアドレス

比較器 ADC に出力すると共に該当プロックのキャ

ッシュデータを読出すため、キャッシュアクセス

アドレスの命令プロックをキャッシュメモリにペースト転送すると共化アドレスタグレジスタADTAGの更新を行なり。この間、プロック転送制御国路

し、システムパスを獲得するとシステムパス制御

四路 BUSC はシステムパス取得通知 SBACK を返す。

プロック 転送 制御回路 BTRC はこれ以後メインメモ

リMMよりローカルアドレスパス LAB で示される

BTRC はシステムパスをロックし保持し続け、メインプロセッサ CPU はアドレス比較器 ADC より出力されるウエイト信号(WAIT)により待ち状態となり、プロック転送後又はプロック転送途中に目的の命令がメインプロセッサ CPU に与えられるとウエイトが無除される。

[発明が解決しようとする問題点]

上述とよくでは、(1) アロックを表には、(1) アロックを表には、(1) アロックを表には、(1) アロックを表には、(1) アロックを表には、(1) アロックを表に、(1) アロックを表に、(1) では、(1) では、(

テムパス上の高速 DMA (直接メモリアクセス)デバイスの待ちが長くなり、アータのオーパラン、アンダーランの恐れがあり、これに対する対策が必要となる。

[問題点を解決するための手段]

て実施例う

次にこの発明について図面を参照して説明する。

特開昭62-120553 (3)

第1図はとの発明の一実施例を示し、第2図にこ の発明でメインメモリ 素子として使用するデュア ルポート読み き可能なメモリ(RAM)を示し、 この RAM はもともとは CRT(陰極線管)の表示用のビデ オ RAM として開発されたものであり、具体的には 日本電気株式会社製の #PD41264Cがある。との RAM は オラレル ポート $10_1 \sim 10_4$ 、 T ドレス $\Lambda_0 \sim$ A₇、タイミング信号 RAS (行ナドレス選択)、CAS (列アドレス選択)、WE(書込みイネープル) をもち、通常のメイナミック RAM と同様の動作を する。との RAM のセル構造は 1024列×256行 で あり、1024列はさらに4分割され、64k×4b 構成となっている。列データ伝送要求信号(DT) が与えられると、アドレス A。~ A,で指定される ROW アドレスにより特定行の1024ピットが選択 され、内部のアータレジスタに一括転送される。 さらに、シリアルシフトクロック(SC)を入力 することにより256×4blt の列データが展次、シ リアル出力ペッファを介してンリアルポート出力 アータ SO, ~ SO, として出力される。さらにポイ

れ、アドレス比較者 ADC からのプロック転送要求 (DTR)、 ッリアルシフトクロック (S C) 、及 びプロックアドレス (LABT) がシステムパスとは 独立にメインメモリ M M に直接供給されているこ とである。

今、メインプロセッサ CPU の命令フェッチサイクルが起動され、命令フェッチサイクル(MIC) 信号が出力され、ローカルアドレスペス LAB に命令アドレスが出力され、アドレス比較器(ADC)にてアドレスタグレジスタ(ADTAG)の情報と比較がなされる。その比較が一致した時、即ちキャッシュとット時にはシステムペスへのアクセスを中止し、キャッシュメモリより命令を引取る。

前記比較で一致が得られない時(キャッシュノンヒット時)はアドレス比較器 ADC がプロック転送要求(DTR)をメインメモリ M M IC 発行し、メインメモリ M M IC 発行し、メインメモリ M M IC 発行し、メインメモリ M M IC アドレスペス LAB で示される指定アドレスのプロックアータをシリアルポート IC 取出し、アドレス比較器 ADC より出力されるシリアルシフトクロックSCにより命令プロ

ンチコントロール機能により列アータ転送要求信号 D T 入力時のカラムアドレスの指定により 256 列の任意のポイントよりシリアル出力アータの競出しが可能である。

このデュアルポートメモリの大きな特数は①D メイミングを除きパラレルポートとシリアルポートとは競合することなく互いに独立動作が可能、 ②シリアルポートの転送が高速であり、40mm/ ピット転送が可能である。この発明では以上の特 数を有効に活用する。

次に第3回にこのデュアルポートメモリにより 構成した5.12kパイト(256kワード×16ピット) のメインメモリの例を示す。実際にはこの512k パイトメモリを複数個組合わせて最大4MBのメ インメモリを構成する。第3回にかいてLL,LU UL,UUは128kパイト単位のメモリモジュー ル選択信号である。

第1回に戻って説明する。第4回の従来方式K 比べ回路機成上の特徴はメインメモリMMのシリ アル出力データSDがキャッシュメモリに供給さ

ックがメインメモリ M M からキャッシュメモリ K 高速に転送される。

プロック転送時間をデュアルポート RAM とシン グルポート BAM とで比較する。

- (1) アップルポート RAM (a) データトランスファサイクル 150ns (a) シリアル転送 40 ns/ワー1
- (2) シングルボート RAM
 - (a) 通常リードモード

BAMリードサイクル 120ns 200ns/ワード RAS-CAS 切替え 40ns システムパス選延 40ns

(b) ページモードリードサイクル

1回目……… 200ms ((a)と同じ)

2回目以後…RAMリードサイクル 120 ns

従って、キャッシュアロックサイズ 1 6 ワーの時

- (1) ··· ··· ··· ·· 7 9 0 ns
- (2) (a) 3,2 0 0 n .
- (2) (b) ··· ··· 2, 0 0 0 n s

プロック転送時間はページモードサイクルの支

特開昭62-120553 (4)

高速シングルポート RAM ((2) - (b)) に比較しても2.5 倍以上高速である。且つ、従来方式に比ペプロックサイズを2~3 倍に拡張してもプロック転送によるオーパヘッドは増加しないことは明らかである。


さらに、従来方式の場合はシステムパス獲得後 にアロック転送を行うためシステムパス獲得待ち 時間が性能低下要因となることも自明である。 (発明の効果)

以上説明したようにこの発明は①メインメモリ
にアュアルボート RAM を採用し、②アュアルボート RAM を採用し、②アュアル・ボート RAM のシリアル出力回路をキャッシュメモリの
プロックデータ転送経路とし、③キャッシュプロ
ックを接を直接メインメモリに入力する回路
構なな探ることにより、キャッシュにっト率が高
くッステムパスを経済的に実現できる効果がある。
4.図面の簡単な説明


第1回はこの発明による命令キャッシュメモリ 方式の一実施例を示すプロック図、第2回はデュ アルポート RAM の回路構成図、第3図はデュアルポート RAM により実現した512KBメインメモリモソュールを示す図、第4図は従来の命令キャァシュメモリ方式を示すプロック図である。

将許出顧人 日本電気株式会社 代 理 人 草 野 卓


≯ 1 図



≯ 2 図



沖 3 123



カ 4 🖾

